论文发表指导,期刊推荐,国际出版
论文发表指导,期刊推荐,国际出版
学术出版，国际教著，国际期刊，SCI，SSCI，EI，SCOPUS，A&HCI等高端学术咨询
来源：职称驿站所属分类：电子技术论文 发布时间：2019-10-25浏览：51次
【摘 要】阐述了一种以嵌入式系统进行视频采集编码压缩，利用FSK调制后进行微波音视频时实传输系统的设计和实现方法。系统采用USB/UART技术很好地实现了传输速率高达4Mbps的串行通信效果，再用成熟的DDS技术进行FSK调制，经过频谱搬移后可以在微波频段进行传输。在本文中主要针对前端的信息采集、调制和后端的解调实现方法做了详细的论述。最后系统经测试视频传输稳定，画面清晰流畅。
【关键字】嵌入式;视频压缩;FSK调制;解调;带宽;AGC
中图分类号： TN919.81文献标识码： A
文章编号： 2095-2457(2019)24-0057-002
DOI：10.19694/j.cnki.issn2095-2457.2019.24.027
《数字技术与应用》关注实际应用，紧跟世界数字技术及计算机发展潮流，以帮读者解决应用中的问题为立足点，以报道最新科技发展为杂志的特色，力求实用性、先进性、趣味性相结合，成为广大读者了解数字技术的窗口和解答应用问题的帮手。
1 系统结构方案
对于视频的编解码处理主要是采用Cortex-A8的S5P210嵌入式音视频处理器与通信控制模块来实现，在传输加工方面使用USB摄像头进行数字化视频采集，对采集所得的视频数据进行H.264压缩。采用麦克风进行数字化音频采集，对采集所得的音频数据进行ADPCM编码。然后利用XR21V1410芯片进行USB转UART。调制与解调方面主要是选用单片化的AD9959进行调制，NE564进行解调。收发两端框图具体如下图1、2。
2 硬件电路设计
2.1 USB/UART接口电路设计
选用XR21V1410芯片作为进行USB/UART模块设计的主要原因是芯片可以支持高速率的异步通信，同时电路设计简单、价格便宜生产商提供该芯片在Linux系统的驱动源码。XR21V1410由振荡器、USB2.0从机接口、I2C接口和UART电路等组成，内部结构如图3-10所示。XR21V1410有振荡器，在内部48MHz时钟频率下工作，利用自己内部独立的波特率发生器，可精确产生任何波特率，最高可以达到12Mbps传输速率。同时，芯片提供的大容量发送接收FIFO，128字节大小的发送FIFO寄存器，384字节大小的接收FIFO寄存器，有助于优化不同应用中数据的吞吐。设计过程中经视频数据压缩后要求传输速率：2Mbps，因此XR21V1410完全满足数据传输要求。 电路用到3.3V和1.8V两个压值。可以通过使用TL1085芯片实现5V转换至3.3V的输出和使用LD1117S芯片实现3.3V转换至1.8V，从而实现单电源供电。此外在为DDS供电时，还需要一个耦合电路。AD9959芯片提供了两种参考时钟输入电路操作模式。通过控制引脚24的逻辑状态实现。本电路选中单端输入模式，即时钟电路与引脚23连接，同时引脚22通过一个电容接地，相应的引脚24通过一个1K的电阻接地。控制电路主要由AD9959应用电路和以STC15F2K60S2构建的单片机最小系统构成。单片机最小系统主要由晶振电路、复位电路、微控制器等构成。调制频率F1设为30MHz，F2设为32MHz。DDS具体调制实现方案如下： AD9954工作时，首先要配置其寄存器。调制信号必须是AD9954工作在线性扫描使能位无效时，由控制寄存器CFR1<21>=0，同时，单片机选择信号PS0和PS1用于实现四个RAM区域的转换。AD9954的第9脚连接了一个20MHz外部晶振，其20倍频后可得到400MHz的工作时钟频率。其20倍频的配置编程方式，通过对控制寄存器CFR2<7：3>这5位乘法器配置，20倍频的二进制数为10100，即CFR2<7：3>=10100，其程序如下： unsigned char ControlWord[]={0x40， 0x60， 0x00， 0x80，//CFR1功能寄存器;0xA7，0x00，0x00，//CFR2功能寄存器; 0xff，0x3f，//ASF功能寄存器; 0x00，//ARR 功能寄存器; 0x00，0x00，0x00，0x00，//FTW0功能寄存器; 0x00， 0x00， //FOW0 功能寄存器 0x00， 0x00，0x00， 0x00， 0x01， //第7个，地址为0x07; 代表第一个RAM; 0x00， 0x04， 0x01， 0x00， 0x01， //第8个，地址为0x08;此代表第二个RAM; 0x00， 0x08， 0x02， 0x00， 0x01， //第9个，地址为0x09;此代表第三个RAM 0x00， 0x0c， 0x03， 0x00， 0x01， //第10个，地址为0x0A;此代表第四个RAM };调制部分重点是正确对以上寄存器进行配置，此处也是调制部分的核心内容。DDS在信号调制方面实现过程较为直接方便。
2.2 FSK解调电路设计
本系统采用高频模拟锁相环NE564芯片解调，芯片工作频率高达50MHz，它包含一个VCO振荡器，限幅器，相位比较器和相位检测器。该芯片采用单电源5V供电，数模兼容输入输出，外部具有环路增益，可高速解调，在本系统中NE564是作为FSK信号解调，其电路图如下图2-9。已知输入信号Vi的频率Fi范围在30MHz-2MHz～30MHz+2MHz内，并且调制方波(或由“0”，“1”组成的方波)的频率F为1MHz，调频解调和此电路内部的工作原理基本相同。该电路设计的关键在于：当电压控制振荡器的电压必须在28～32MHz左右时，NE564内部PLL被锁定。超出此范围锁定丢失，16引脚输出低电平“0”。因此，固有振荡频率和VCO压控振荡器的fv和捕捉带Fv必须要十分准确才能达到锁定的效果。根据已知条件，VCO的固有频率为30MHz。后向捕捉带Fv为： R为100欧姆，VCO的固有频率fv为30MHZ，根据公式可得，C26=20PF。取10PF的固定电容和5～20PF的可调电容相并联，这样能方便调整到固有振荡频率，使fv=30MHZ。由于调制后的基带信号过高，因此必须相应地增加低通滤波器的截止频率。C22和C23均等于300PF，同时，还可以调节C22和C23的电容值，使波形更加清晰稳定。有要求电容器C28的耐压，一般其会取耐压大于电源电压值。电容器C28在电路中的作用是滤除NE564芯片内部单位增益跨导放大器A3端子的交流电输出。由于NE564解调后输出的基带信号的波形有失真不稳定的现象，为改善波形输出加上了TLV3501，即将解调后的基带信号中的交流信号转换为同步的矩形波，从而使后端的解码更为稳定。 经过解调后将音视频原码流与NE564输出的码流对比如图5。
经过对收发两端通信的测试情况表明，在实际的通信效果方面，图像传输清晰稳定，同时对于中频输出信号质量方面按照传输带宽的要求进行了相应的测试均能达到预期的效果。 3 结语 目前视频数字化传输在智能家居及安防行业有广阔的应用和开发前景。嵌入式系统与数字调制技术的有效结合使得视频压缩以及数字视频系统得以广泛应用，本文也对今后高质量画面的无线视频数字化传输在系统研究、实现方面具有一定的参考价值。
【参考文献】
[1]孫永磊，杨昕欣.基于锁相环实现信号相频突变的跟踪[J].现代电子技术，2018.41(1).
[2]张瑞成，李玉红.C波段微波无线电能传输发射端设计[J].现代电子技术，2017.40(19).
[3]王人磊. 数字电视模拟微波传输系统数字化改造方案[J].电子科技，2015.28(5).
[4]卜彩霞，王永琰.无线传输移动视频监控系统设计探究[J].电子测试，2017.20.
[5]陈恒鑫，林威，等.基于Mjpg_streamer的移动视频监控系统设计[J].计算机测量与控制，2014.22(11).
《嵌入式无线视频传输系统的设计与实现》
本文由职称驿站首发，您身边的高端学术顾问
文章名称： 嵌入式无线视频传输系统的设计与实现
扫码关注公众号
微信扫码加好友
职称驿站 www.zhichengyz.com 版权所有 仿冒必究 冀ICP备16002873号-3
